第3回(前編)「フレキシビリティとスケーラビリティで"攻めの設計"を」はこちら

「FPGA=高価」は過去,新たな視点でコストを削減

この第3回の前編では,FPGAがもたらすシステム設計・製品開発者側のメリットについて話を進めてきた。後半ではコストの観点からFPGAによって得られるメリットを考えてみよう。

「FPGA・イコール・高い」は過去のイメージ

 同程度の論理規模のFPGAとASICを部品コストのみで比較すると,たしかにFPGAのほうが高いのは事実だ。とくにFPGAがまだ一般的ではなかった1990年代までは 10倍以上違うこともあった。このため,FPGAはあくまで試作に用いるものであって,回路が固まったらASICに切り替えるのは当たり前という風潮が,かつては一般的だった。当時の状況を知る技術者,つまり現在のマネージャクラスの年代の人たちは,「FPGA・イコール・高い」というイメージが刷り込まれているのではないだろうか。このころのFPGAは収容できる論理規模が小さかったため,あまり重要ではないグルー・ロジック(日本語でいう「雑論理」)しか組み込めなかった。このため,余計に割高に感じる技術者も少なくなかっただろう。

 こう考える技術者の皆さんは,最近のFPGAの状況を調べてみてほしい。その変化に驚くはずだ。例えば,すでにASICと比べても妥当なところにまでFPGAの価格は下がっている。また,半導体の微細化を背景にFPGAの集積度が上がっており収容できる論理規模はかなり増えている。DSPやプロセッサを内蔵したFPGAも市場にある。

 とはいえ,原価低減を図るべくBOM(部品リスト)と原価表とを眺めるのが日課になっている製品部門のマネージャや担当者からすると,BOMリストに記載されるFPGAの原価をやはり高いと感じるかもしれない。日本の原価計算では,部品原価(直材費)は「直接費」に含まれる一方で,開発費は事業部経費あるいは本社経費として予算化され「一般管理費」として計上される。開発費と部品原価は「別腹(べつばら)」あるいは「財布が違う」などと言われるように,開発費は日々の損益には直接は現れてこない。そのため,FPGAをASICに切り替えたらどうかという議論は常に付きまとう。

 しかし,そのような従来のコスト管理手法だけでは,企業が目指す収益性の向上という目標を満たすことができなくなってきているのも事実だ。製品が多様化するとともに,製品サイクルが短くなっている現在,部品単体コストの管理だけではなく,製品ライフサイクル全体でのコスト低減を図ることがますます重要になっている。

コスト管理の視点を変えて攻めのビジネス

 製品のライフサイクル全体におけるコスト削減を図るうえで,FPGAが大きく貢献するポイントの一つが開発コストの低減である。ASICは部品単価だけで見るとFPGAよりも安い。だがレイアウト(フロアプラン)の検証やタイミング検証を含めると,ASICの場合はどうしても開発期間が長くなってしまうことに気づいてほしい。回路規模にもよるが,1年から2年程度は当たり前だ。また,テープアウトしてサンプルを入手するまでは実機検証が行えないという問題もある。

 開発期間までも費用に換算すると,90nmプロセスの回路規模で,ひとつのASICを開発するまでにおよそ30億円が必要という試算が得られる(図3)。ASICの開発費は一般に「マスク&ウェハ」費だけがクローズアップされがちだが,開発期間の長期化に伴う人件費がもっとも大きな部分を占めているのが実際のところだ。

図3. 多大な費用を必要とするASICの開発

図3. 多大な費用を必要とするASICの開発

 開発費は「財布が違う」としても,莫大な金額を回収するには,その製品が市場の10%のシェアを獲得すると仮定して,およそ2300億円の市場規模が必要になってくる(図4)。製品や分野によっては現実的ではない数字だろう。しかも,量産後に万が一バグが発見されて再設計・再製造(re-spin)も必要になると,さらに莫大な費用と時間がかかる。

 ところがFPGAなら,実機検証を実施しながら開発を進めることができるので,効率よく検証作業を進めるこができる。これによって開発期間を短縮することが可能だ。しかも,量産間近に設計上の不具合が生じても速やかに対応できるので,再製のリスクを最小限に抑えられる。これらによって削減できるコストがかなりのものなる可能性があることは容易にわかるのではないだろうか。そうすれば,FPGAが必ずしも高価とは限らないことに気付くはずだ。

図4. 部品コストのほかに開発費の回収も含めたコスト分析が必要

図4. 部品コストのほかに開発費の回収も含めたコスト分析が必要

開発コストが小さいだけで良いか?

 では,FPGAを使った製品開発が開発コストを最小にするかというとそれは正しくない。半導体デバイスで実現する部分の開発コストを最小にする方法は,市販品を使用することだろう。つまり半導体メーカーが標準品として販売しているシステムLSIあるいはASSP(Application Specific Standard Product,特定アプリケーション向け標準製品)を購入し,システムに組み込むというやりかただ。数年前,あるアナリストが「ASICの総開発費は莫大な額になることから ASICのデザイン数は減少をつづけ,今後は ASSPが主流になるだろう」と話していた。それも一理あるだろう。一方で,開発コストが小さいことだけで良いと言えるのだろうか。ASSPを使うことに欠点はないのか。

 ASSPは半導体メーカーが仕様を決定し設計し,製造して市場に供給する。つまりシステム・メーカーやそこに従事する開発者の側からは,供給を受ける時期をコントロールすることは,通常不可能だ。つまり自分のシステム(製品)の開発時期や市場投入時期が,第三者である半導体メーカーの供給状況に依存してしまうということだ。新しい規格や標準に対応する場合は特に大きなリスクになってしまう。

 ASSPは半導体メーカーが一部のシステム・メーカーと協力して開発するケースもある。この場合,そのシステム・メーカーに先行してデバイスを供給することでギブ・アンド・テイクの関係を作っていることが多い。この場合,それ以外のシステム・メーカーにとっては Time-to-Market 上の差異化を図ったり,優位性を得たりすることができない。

 製品の機能についても差異化が困難になる。ASSPは市販品であるため,これを使うことで同じようなスペックのシステムが作ることができるからだ。システム開発のエンジニアにとっては他とは一味違う独自の設計・開発ができないということになる。個人にとっても企業にとっても独自の設計の機会を失うということは,長い目でみれば技術の蓄積という点で大きな損失になるのではないだろうか。

 このように,開発コストを小さくすると同時に製品競争力を強くするためには,ASICも ASSPも決め手にならない。そしてこのジレンマを解決できるのが FPGAである。 FPGAにより独自に設計したアルゴリズムやアーキテクチャをカスタムLSIのように実装することができる。そして製品の立上げ時期から成熟期を経て収束時期に至るまで,システム・メーカー側が一貫して製品のライフ・サイクルを管理することができるのである。これはシステム・メーカーにとって「攻め」に転じる機会とも言えるのではないだろうか。

 さて次回は,「時間」という観点で FPGAの利点を考えてみよう。